Articles

Logique technologique

Suit les systèmes techniques, les goulets d’étranglement et les normes qui redessinent le pouvoir industriel avant de devenir des récits dominants.

TSO / Fiabilité élevée

TSMC accroît sa capacité d’emballage avancé : deux nouvelles usines à Chiayi, Taïwan, tandis que son implantation en Arizona progresse

D’après trois sources, TSMC augmente ses capacités d’emballage avancé de puces : Reuters indique que le groupe ajoutera deux usines d’emballage avancé dans le parc scientifique de Chiayi, à Taïwan ; une autre source affirme que TSMC prévoit de construire une usine d’emballage avancé en Arizona, aux États-Unis, et que les travaux ont déjà commencé ; une troisième mentionne que la phase 2 de Chiayi comprend trois installations d’emballage avancé en construction. Les trois sources convergent sur l’idée d’une expansion de l’emballage avancé, mais divergent sur le nombre d’usines, la localisation précise et l’état d’avancement des projets, tandis que certains détails clés ne peuvent pas être confirmés à partir des sources fournies.

Lire l’analyse
TSO / Fiabilité élevée

CXMT signe un important accord d’approvisionnement en puces mémoire avec Tencent pendant l’avancement de son introduction au STAR Market, sur fond de substitution aux importations et de hausse de la demande

Selon une comparaison croisée de trois sources, CXMT aurait conclu, pendant la préparation de son introduction en bourse sur le STAR Market, un accord d’approvisionnement de longue durée en puces mémoire avec Tencent, pour un montant supérieur à 20 milliards de yuans. D’autres sources interprètent également cette introduction comme un signal de l’autonomie accrue de la Chine dans les puces mémoire et de la réduction de la dépendance aux capitaux et technologies étrangers. En revanche, les mentions de « 14 accords » et d’environ 100 milliards de dollars de RPO ne peuvent pas être confirmées à partir des sources fournies.

Lire l’analyse
TSO / Fiabilité élevée

Intel 18A-P entre en production pilote : limites entre les améliorations PPA confirmées et les détails non divulgués

Intel a annoncé que son procédé de fabrication 18A-P est entré dans la phase de test/production à risque. Le fait essentiel confirmé par trois sources est que ce nœud s’appuie sur 18A et serait supérieur à 18A en termes de puissance, de performances et de surface (PPA) ; l’une des sources avance des chiffres précis, indiquant une amélioration des performances de 9 % à puissance égale et une réduction de 18 % de la consommation. Des sources mentionnent également des améliorations de la technologie GAA et de l’alimentation par l’arrière (BSPD/Backside Power Delivery). En revanche, les éléments évoqués dans le résumé de l’événement concernant PowerBoost, 0,5 V, CFET et la feuille de route plus large n’ont pas pu être confirmés à partir des sources fournies.

Lire l’analyse
TSO / Fiabilité élevée

L’équipe de l’Université de Hong Kong publie une étude sur une puce neuromorphique à basse température : des transistors en SiC peuvent simuler des impulsions neuronales à 10 mK

Une équipe de l’Université de Hong Kong a annoncé, à propos d’un article publié dans Nature Communications, avoir mis au point dans des MOSFET en carbure de silicium (SiC) un circuit neuromorphique capable de fonctionner dans des environnements à très basse température. Un seul transistor peut simuler un comportement d’« impulsion » neuronale, avec des applications évoquées pour le contrôle de l’informatique quantique et les systèmes électroniques d’exploration spatiale lointaine. Trois sources concordent fortement sur le titre de l’article, le matériau, les responsables de l’étude et le fait central d’un comportement NDR/impulsion à basse température ; en revanche, l’affirmation de « première mondiale » et l’étendue précise des applications relèvent d’un langage promotionnel variable, sans données supplémentaires quantifiables fournies par les sources.

Lire l’analyse
TSO / Fiabilité élevée

Microsoft présente sa puce quantique topologique de deuxième génération Majorana 2, affirmant une durée de vie des qubits multipliée par environ 1 000 et visant une commercialisation en 2029

Microsoft a présenté sa puce quantique topologique de deuxième génération, Majorana 2. Les trois sources confirment son principal argument : la durée de vie des qubits est environ 1 000 fois supérieure à celle de la première génération, avec une moyenne d’environ 20 secondes et, pour certains, jusqu’à 1 minute ; l’entreprise vise par ailleurs 2029 pour un ordinateur quantique évolutif et commercialisable. Pour les sources fournies, la conclusion du contrôle TSO est la suivante : les trois sources concordent fortement sur les faits clés, mais les sources 1 et 2 ne fournissent pas de détails vérifiables sur le contexte, et les critiques concernant la reproductibilité des données et l’absence de relecture par les pairs n’apparaissent que dans le résumé de l’événement, sans pouvoir être confirmées à partir des sources fournies.

Lire l’analyse